Verilog-HDL实践与应用系统设计

资 源 简 介

相 关 资 源

• 用VerilogHDL编写的，一个占空比为50％的6分频电路
• 基于Verilog HDL的完整数字跑表工程，在试验机台上运行验证通过了的。 用8位7段数码管分别显示微妙，秒，分。 有开始，暂停，复位功能。 学习...
• Verilog HDL语言编写的5分频电路。采用两路时钟相逻辑作用产生。...
• 《Verilog HDL 程序设计教程》3
• Verilog HDL 135例指南：Verilog HDL语言类似于C语言，以…
• verilog hdl coding DDR sdram control for fpga
• UART串口协议HDL实现，可设波特率、停止位和奇偶校验等
• verilog hdl编写,六段流水线CPU.程序完整
• FPGA实现DE2-115开发板上SD-CARD读写访问
• verilog HDL display module

您 可 能 感 兴 趣 的

• java连连看代码
• OSC数据监控抓OSC桥
• 这是编译原理的源代码，涉及了编译原理的各个过程：词法分析，LL1语法分析，语义分析，中间代码生成，中间代码优化（常表达式优化，公共表达式优化，循环不变式优化），...
• 中国象棋 王小春
• 利用matlab编程语言
• 双区双单元电力系统的自动发电控制
• data struct algorithm and application in c++ answer after
• Android源码：仿微信朋友圈发图片一次上传多张图片效果
• with visual c developed expert system, by actual operation, the correct results
• 这个程序可以将YUV视频格式H.264解码。

同 类 别 推 荐

• WINDOWS核心编程笔记
• STM32F103VET6最小系统板原理图
• 早上中午晚上杰弗里阿彻
• SSH Demo
• QR码阅读器
• Adler
• 加密、压缩
• 一个功能比较全的FTP客户端，支持多线程，界面还算可以
• 一道北大acm的试题，用双向链表实现模拟内存分配的程序
• 网上商城，可以实现网上购物，适合做生产实习和毕业设计