首页| JavaScript| HTML/CSS| Matlab| PHP| Python| Java| C/C++/VC++| C#| ASP| 其他|
购买积分 购买会员 激活码充值

您现在的位置是:虫虫源码 > 其他 > verilog数字式秒表

verilog数字式秒表

  • 资源大小:3.83 MB
  • 上传时间:2021-06-30
  • 下载次数:0次
  • 浏览次数:0次
  • 资源积分:1积分
  • 标      签: Verilog verilog 秒表 数字式

资 源 简 介

数字秒表的设计思路是通过一个计数电路,首先对一个时钟进行不同的分频,然后将分频出的时钟分别送给相的的模块,毫秒计数器,秒计数器,分计数器,时计数器,然后经过译码电路送给数码管,显示出相应数字。具体操作则是通过外部的开关防颤动电路来设计控制器,从而达到对计时模块的控制,完成“计数”、“停止”和“复位”的动作。

文 件 列 表

lab16
src
sim
ise
VIP VIP
0.185656s