首页| JavaScript| HTML/CSS| Matlab| PHP| Python| Java| C/C++/VC++| C#| ASP| 其他|
购买积分 购买会员 激活码充值

您现在的位置是:虫虫源码 > 其他 > Verilog模块的缓存设计

Verilog模块的缓存设计

  • 资源大小:3.68 kB
  • 上传时间:2021-06-30
  • 下载次数:0次
  • 浏览次数:0次
  • 资源积分:1积分
  • 标      签: Verilog verilog 缓存 设计 模块

资 源 简 介

这是 ;一种缓存设计的Verilog代码,使用先进先出算法。大约2000行代码,该程序包含缓存替换算法的实现。图像规则的选择,以及所有的模拟。这个设计有很多模块。这是包含所有的额外的模块,电路和所需的执行。

文 件 列 表

comparator_11bit.v
counter.v
decoder_2x4.v
decoder_4x16.v
decoder_8x256.v
dFlipFlop.v
mux_16x1.v
mux_2x1_2bit.v
priorityEncoder_4x2.v
refBits.v
refMux_256x1_8bit.v
tagMux_256x1.v
upCounter_4bit.v
VIP VIP
0.210948s