首页| JavaScript| HTML/CSS| Matlab| PHP| Python| Java| C/C++/VC++| C#| ASP| 其他|
购买积分 购买会员 激活码充值

您现在的位置是:虫虫源码 > 其他 > full adder设计代码,verilog 语言描述,通过modelsim 仿真,quartus综合...

full adder设计代码,verilog 语言描述,通过modelsim 仿真,quartus综合...

  • 资源大小:4.53 kB
  • 上传时间:2021-06-30
  • 下载次数:0次
  • 浏览次数:0次
  • 资源积分:1积分
  • 标      签: VHDL others

资 源 简 介

full adder设计代码,verilog 语言描述,通过modelsim 仿真,quartus综合-full adder design code, verilog language to describe, through the ModelSim simulation, quartus integrated

文 件 列 表

89_full_adder
89_Full_adder.vhd
89_full_adder_stim.vhd
89_pack_2_0.vhd
README.TXT
VIP VIP
  • IATWAY 2小时前 成为了本站会员

  • 大智若愚 8小时前 成为了本站会员

  • Mason 10小时前 成为了本站会员

  • 11小时前 成为了本站会员

  • Half_Punch 1天前 成为了本站会员

  • liqing71718 1天前 成为了本站会员

  • 伟国 1天前 成为了本站会员

  • songy 1天前 成为了本站会员

  • 纯色幽默 1天前 成为了本站会员

  • odd? 1天前 成为了本站会员

0.199822s