首页| JavaScript| HTML/CSS| Matlab| PHP| Python| Java| C/C++/VC++| C#| ASP| 其他|
购买积分 购买会员 激活码充值

您现在的位置是:虫虫源码 > 其他 > 基于FPGA的数字频率计设计

基于FPGA的数字频率计设计

  • 资源大小:2.61 MB
  • 上传时间:2021-06-30
  • 下载次数:0次
  • 浏览次数:0次
  • 资源积分:1积分
  • 标      签: VHDL

资 源 简 介

使用飓风开发板,完成了100M,频率计设计,并可在数码管显示

文 件 列 表

2016电子设计竞赛基于FPGA的数字频率计设计报告.docx
all
2016EDM.bdf
2016EDM.qpf
2016EDM.qsf
2016EDM.qws
CHOICE.bsf
CHOICE.vhd
CHOICE.vhd.bak
CNT10.bsf
CNT10.vhd
CNT8.bdf
CNT8.bsf
CONTROLS.bsf
CONTROLS.vhd
db
decl7s.bsf
decl7s.vhd
greybox_tmp
incremental_db
int_div.bsf
int_div.vhd
LATCH48.bsf
LATCH48.vhd
LATCH48.vhd.bak
output_files
PLL.bsf
PLL.cmp
PLL.ppf
PLL.qip
PLL.vhd
PLLJ_PLLSPE_INFO.txt
SELE.bsf
SELE.vhd
SELE.vhd.bak
流程图.vsdx
VIP VIP
0.170906s