首页| JavaScript| HTML/CSS| Matlab| PHP| Python| Java| C/C++/VC++| C#| ASP| 其他|
购买积分 购买会员 激活码充值

您现在的位置是:虫虫源码 > 其他 > 7×7交叉使用Verilog

7×7交叉使用Verilog

  • 资源大小:624.63 kB
  • 上传时间:2021-06-30
  • 下载次数:0次
  • 浏览次数:0次
  • 资源积分:1积分
  • 标      签: Verilog verilog 使用 交叉

资 源 简 介

这是Verilog代码使用Verilog实现交叉。

文 件 列 表

cross_mux
_xmsgs
cross_mux.gise
cross_mux.xise
fuse.log
fuse.xmsgs
fuseRelaunch.cmd
ipcore_dir
iseconfig
isim.cmd
isim.log
isim
mux_N.cmd_log
mux_N.prj
mux_N.syr
mux_N.v
mux_N.xst
mux_N_summary.html
mux_xbar.cmd_log
mux_xbar.lso
mux_xbar.ngc
mux_xbar.ngr
mux_xbar.prj
mux_xbar.stx
mux_xbar.syr
mux_xbar.v
mux_xbar.xst
mux_xbar.zip
mux_xbar_envsettings.html
mux_xbar_summary.html
mux_xbar_xst.xrpt
tb_mux_xbar.v
tb_mux_xbar_beh.prj
tb_mux_xbar_isim_beh.exe
tb_mux_xbar_isim_beh.wdb
tb_mux_xbar_stx_beh.prj
webtalk_pn.xml
xilinxsim.ini
xst
_xmsgs
pn_parser.xmsgs
xst.xmsgs
VIP VIP
0.181038s