首页| JavaScript| HTML/CSS| Matlab| PHP| Python| Java| C/C++/VC++| C#| ASP| 其他|
购买积分 购买会员 激活码充值

您现在的位置是:虫虫源码 > 其他 > 我上期做的VHDL设计方案

我上期做的VHDL设计方案

  • 资源大小:118 K
  • 上传时间:2024-01-20
  • 下载次数:0次
  • 浏览次数:0次
  • 资源积分:1积分
  • 标      签: VHDL 设计方案

资 源 简 介

我上期做的VHDL设计方案,用于在FPGA或CPLD中实现HDB3的编码
VIP VIP
0.307714s