首页| JavaScript| HTML/CSS| Matlab| PHP| Python| Java| C/C++/VC++| C#| ASP| 其他|
购买积分 购买会员 激活码充值

您现在的位置是:虫虫源码 > 其他 > 数字时钟显示模块,用VERILOG HDL 实现

数字时钟显示模块,用VERILOG HDL 实现

  • 资源大小:12 K
  • 上传时间:2023-05-12
  • 下载次数:0次
  • 浏览次数:0次
  • 资源积分:1积分
  • 标      签: VERILOG HDL 数字时钟 显示模块

资 源 简 介

数字时钟显示模块,用VERILOG HDL 实现
VIP VIP
0.172231s