首页| JavaScript| HTML/CSS| Matlab| PHP| Python| Java| C/C++/VC++| C#| ASP| 其他|
购买积分 购买会员 激活码充值

您现在的位置是:虫虫源码 > 其他 > 原创verilog_16bit_risc_cpu,带相关PPT和testbench

原创verilog_16bit_risc_cpu,带相关PPT和testbench

资 源 简 介

原创verilog_16bit_risc_cpu,带相关PPT和testbench尚未进行冲突处理,代码还比较简单,方便新人学习,毕竟处理冲突后代码将会复杂很多。 继续关注我吧! 等我做好优化和冲突处理后,还会放出来,现在已经想好思路了,就差通宵敲代码和调试了。 给我动力,我就可以翱翔蓝天!

文 件 列 表

risc_cpu
11_12_Processer_pipeline.ppt
RISC_CPU.v
RISC_CPU_test.v
VIP VIP
0.178292s