首页| JavaScript| HTML/CSS| Matlab| PHP| Python| Java| C/C++/VC++| C#| ASP| 其他|
购买积分 购买会员 激活码充值

您现在的位置是:虫虫源码 > 其他 > FPGA VERILOG 用DCFIFO实现 跨时钟域的数据传输

FPGA VERILOG 用DCFIFO实现 跨时钟域的数据传输

  • 资源大小:1005 K
  • 上传时间:2022-01-11
  • 下载次数:0次
  • 浏览次数:0次
  • 资源积分:1积分
  • 标      签: VERILOG DCFIFO FPGA 时钟域

资 源 简 介

FPGA VERILOG 用DCFIFO实现 跨时钟域的数据传输,已验证,直接可用
VIP VIP
  • Furina 20分钟前 成为了本站会员

  • ❦惜缘~ 2小时前 成为了本站会员

  • 知㏑从未 5小时前 成为了本站会员

  • 12小时前 成为了本站会员

  • andy 16小时前 成为了本站会员

  • 1天前 成为了本站会员

  • 积分没加C. 1天前 成为了本站会员

  • 恸. 1天前 成为了本站会员

  • ★☆★ 1天前 成为了本站会员

  • 一一 2天前 成为了本站会员

0.179493s