首页| JavaScript| HTML/CSS| Matlab| PHP| Python| Java| C/C++/VC++| C#| ASP| 其他|
购买积分 购买会员 激活码充值

您现在的位置是:虫虫源码 > 其他 > VLSI DSP 练习

VLSI DSP 练习

  • 资源大小:107.65 kB
  • 上传时间:2021-06-30
  • 下载次数:0次
  • 浏览次数:0次
  • 资源积分:1积分
  • 标      签: Verilog verilog 练习

资 源 简 介

在体系结构中目前为加法器和乘法器在 verilog 和节奏 45nm---报表表与代码 (verilog)---引用 vlsidsp 的 parhi 进行了模拟 这完成由自己 charantej — — 9524435535

文 件 列 表

VDSP_ASSIGNMENT
INCA_libs
fv
cshrc
.nclaunch.dd
baugh_wooley.rpt
baugh_wooley.v
baugh_wooley.v~
carry_save_add.rpt
carry_save_add.v
carry_save_add.v~
carry_save_mult.rpt
carry_save_mult.v
carry_save_mult.v~
cds.lib
constraints.g
constraints.g~
hdl.var
mod_booth.rpt
mod_booth.v
mod_booth.v~
nclaunch.key
ripple_add.rpt
ripple_add.v
ripple_add.v~
ripple_mult.v
ripple_mult.v~
ripple_mult_reports.rpt
ripple_mult_reports.rpt~
serial_adder.rpt
serial_adder.v
serial_adder.v~
setup.g
setup.g~
VIP VIP
0.182237s