首页| JavaScript| HTML/CSS| Matlab| PHP| Python| Java| C/C++/VC++| C#| ASP| 其他|
购买积分 购买会员 激活码充值

您现在的位置是:虫虫源码 > 其他 > 纯组合逻辑构成的乘法器虽然工作速度比较快

纯组合逻辑构成的乘法器虽然工作速度比较快

  • 资源大小:2 K
  • 上传时间:2021-11-15
  • 下载次数:0次
  • 浏览次数:0次
  • 资源积分:1积分
  • 标      签: 组合逻辑 乘法器 比较 速度

资 源 简 介

纯组合逻辑构成的乘法器虽然工作速度比较快,但过于占用硬件资源,难以实现宽位乘法器,基于PLD器件外接ROM九九表的乘法器则无法构成单片系统,也不实用。这里介绍由八位加法器构成的以时序逻辑方式设计的八位乘法器,具有一定的实用价值,而且由FPGA构成实验系统后,可以很容易的用ASIC大型集成芯片来完成,性价比高,可操作性强。
VIP VIP
0.193183s