首页| JavaScript| HTML/CSS| Matlab| PHP| Python| Java| C/C++/VC++| C#| ASP| 其他|
购买积分 购买会员 激活码充值

您现在的位置是:虫虫源码 > 其他 > 用verilog实现电子时钟

用verilog实现电子时钟

  • 资源大小:1.04 MB
  • 上传时间:2021-06-30
  • 下载次数:0次
  • 浏览次数:0次
  • 资源积分:1积分
  • 标      签: Verilog verilog 电子 实现 时钟

资 源 简 介

电子时钟主要能实现如下功能:1、复位开始:时钟按开始按时分秒计时,当计到23:59:59时,跳转到00:00:00   重新开始。2、单击key1:进入时钟设置模式。3、单击key2:依次跳转要设置的位,被选中的位上的数字亮,其他位暗。4、单击key3:在已选择的位加一。5、单击key1:退出设置模式。

文 件 列 表

shumagguan
db
incremental_db
output_files
shumaguan.qpf
shumaguan.qsf
shumaguan.qws
shumaguan.v
shumaguan.v.bak
shumaguan.v~
VIP VIP
0.183365s