首页| JavaScript| HTML/CSS| Matlab| PHP| Python| Java| C/C++/VC++| C#| ASP| 其他|
购买积分 购买会员 激活码充值

您现在的位置是:虫虫源码 > 其他 > 高通量低成本实现对spartan3E FPGA AES-128算法

高通量低成本实现对spartan3E FPGA AES-128算法

资 源 简 介

在真正固态硬盘项目中,我们介绍一个高吞吐量和低成本的解决方案,以实现使用 AES 128 和计数器模式加密算法的数据安全性。AES 128 加密流有五个模块包括 SubBytes、 ShiftRows、 内联、 AddRoundKeys 和 KeyExpansion。这些模块之间的 SubBytes 模块是更为复杂的体系结构,实现添加,multplier,在伽罗瓦的反演计算提交 (GF(2))。我们在 Spartan3E 现场可编程门阵列 (fpga) 平台中实现加密电路。最后的测试结果表明,算法的实现低占领的 FPGA 资源已达到 1.7Gbps 的高吞吐量。

文 件 列 表

encryption_top.v
gf_sbox.v
test.v
timescale.v
aes_cipher_top_1.v
aes_key_expand_128.v
aes_rcon.v
VIP VIP
0.186796s