资 源 简 介
CPLD的VerilogHDL总线代码,在EPM7128SLC84-10+Quartus4平台上运行通过.-CPLD bus Verilog HDL code, the PLD-10 Quartus4 platform to run through.
文 件 列 表
cpld_bus
db
cpld_bus.qpf
cpld_bus.qsf
Output_reg.bsf
cpld_bus.map.rpt
cpld_bus.flow.rpt
cpld_bus.map.summary
cpld_bus.vwf
bus_ISM.v
Output_reg.v
Data_Out_Mux.bsf
test.bsf
data_out_mux.v
decode.v
decode.bsf
cpld_bus.done
cpld_bus.qws
cmp_state.ini
cpld_bus.bdf
cpld_bus.map.eqn
cpld_bus.fit.eqn
cpld_bus.pin
cpld_bus.fit.rpt
cpld_bus.fit.summary
cpld_bus.sof
cpld_bus.pof
cpld_bus.asm.rpt
cpld_bus.tan.summary
cpld_bus.tan.rpt
cpld_bus.sim.rpt
bus_ISM.bsf
undo_redo.txt
cpld_bus.dse.rpt
quartus_map.out
Output_reg.inc
