首页| JavaScript| HTML/CSS| Matlab| PHP| Python| Java| C/C++/VC++| C#| ASP| 其他|
购买积分 购买会员 激活码充值

您现在的位置是:虫虫源码 > 其他 > 序列检测器的实现采用Verilog HDL模拟使用ModelSim

序列检测器的实现采用Verilog HDL模拟使用ModelSim

资 源 简 介

文 件 列 表

exp 4
clk_div.v
clk_div.v.bak
fsm.cr.mti
fsm.mpf
fsm_wm.v
fsm_wm.v.bak
mihir.v
mihir.v.bak
seq_clk.v
seq_clk.v.bak
seq_det.v
seq_det.v.bak
tls.v
tls.v.bak
traffic.v
traffic.v.bak
vish_stacktrace.vstf
vsim.wlf
wlftz9nzr0
wm_new.v
wm_new.v.bak
work
VIP VIP
0.174446s