首页| JavaScript| HTML/CSS| Matlab| PHP| Python| Java| C/C++/VC++| C#| ASP| 其他|
购买积分 购买会员 激活码充值

您现在的位置是:虫虫源码 > 其他 > 4点基2按时间抽取的FFT处理器设计

4点基2按时间抽取的FFT处理器设计

  • 资源大小:699.15 kB
  • 上传时间:2021-06-30
  • 下载次数:0次
  • 浏览次数:0次
  • 资源积分:1积分
  • 标      签: Verilog

资 源 简 介

基于Verilog HDL的4点流水线式FFT处理器设计。采用按时间抽取的基2编写。

文 件 列 表

fft4_T
incremental_db
db
fft4.asm.rpt
fft4.done
fft4.fit.rpt
fft4.fit.smsg
fft4.fit.summary
fft4.flow.rpt
fft4.map.rpt
fft4.map.summary
fft4.pin
fft4.pof
fft4.qpf
fft4.qsf
fft4.qws
fft4.sim.rpt
fft4.sof
fft4.tan.rpt
fft4.tan.summary
fft4.v
fft4.v.bak
fft4.vwf
VIP VIP
0.201810s