首页| JavaScript| HTML/CSS| Matlab| PHP| Python| Java| C/C++/VC++| C#| ASP| 其他|
购买积分 购买会员 激活码充值

您现在的位置是:虫虫源码 > 其他 > 维特比译码器的verilog实现代码

维特比译码器的verilog实现代码

  • 资源大小:39.26 MB
  • 上传时间:2021-06-30
  • 下载次数:0次
  • 浏览次数:0次
  • 资源积分:1积分
  • 标      签: fpga

资 源 简 介

维特比译码verilog代码,内含编码和译码模块,以及误码统计模块,并且顶层给了测试激励,modelsim测试性能可用,代码也是经过上板测试的。

文 件 列 表

cov
cov0409
VIP VIP
0.192922s