首页| JavaScript| HTML/CSS| Matlab| PHP| Python| Java| C/C++/VC++| C#| ASP| 其他|
购买积分 购买会员 激活码充值

您现在的位置是:虫虫源码 > 其他 > USB1.1 IP核心控制设备,用硬件描述语言…

USB1.1 IP核心控制设备,用硬件描述语言…

  • 资源大小:128.67 kB
  • 上传时间:2021-06-30
  • 下载次数:0次
  • 浏览次数:0次
  • 资源积分:1积分
  • 标      签: VHDL others

资 源 简 介

usb1.1的设备控制器IP核,是用verilog硬件描述语言写的-USB1.1 IP core for device control, written with hardware describing language of Verilog.

文 件 列 表

usb1.1
test_bench
tests_lib.v
test_bench
generic_memories
generic_dpram.v
generic_memories
generic_fifos
generic_fifos.tar.gz
generic_fifos
The USB 1.1 Function IP Core.txt
rtl
usb1_core.v
rtl
phy_utmi
readme.txt
phy_utmi
test_bench
tests.v
usb1.1
VIP VIP
0.173074s