首页| JavaScript| HTML/CSS| Matlab| PHP| Python| Java| C/C++/VC++| C#| ASP| 其他|
购买积分 购买会员 激活码充值

您现在的位置是:虫虫源码 > 其他 > 对于功能的宽边测试阵列架构采用Verilog共享的逻辑

对于功能的宽边测试阵列架构采用Verilog共享的逻辑

资 源 简 介

应用背景当内置测试生成用于设计,可以划分为逻辑块,它是有利的确定测试具有相似特性的块组,并使用每个组中的块相同的内置测试生成逻辑。本文研究这一问题的一个内置的测试生成方法,产生功能的宽边的测试。功能的宽边的测试是重要的解决延迟故障检测及避免过大的功耗在测试中应用。本文讨论了测试生成的设计一组逻辑块,以及组的选择。关键技术并;宽边的功能测试[ 4 ]确保扫描状态是一个电路可以输入的状态在功能操作,或可到达状态。为宽边测试[ 5 ],他们在一个初始的时钟周期的两个时钟周期运行的电路扫描状态。这一结果在一二种模式测试中的应用。自状态扫描是一个可到达状态,2个模式测试需要的电路通过状态转换,保证在功能上是可行的运行。检测到的延迟故障也会影响到功能操作,目前的要求不超过那些可能在功能操作过程中。这减轻了过度测试所描述的类型在[ 1 ]中[ 3 ]。此外,在快速功能时钟的功耗功能的宽边测试周期不超过可能在功能操作。

文 件 列 表

sharing logic
lfsr_test.v
lfsr_test.v.bak
lfsr_test1.vhd
lfsr_test2.v
lfsr_test2.v.bak
lfsr_test3.v
lfsr_test3.v.bak
s1196.v
s1423.v
s298.v
s344.v
s382.v
s386.v
s510.v
s526.v
s641.v
s953.v
sharing logic.txt
VIP VIP
0.168472s