首页| JavaScript| HTML/CSS| Matlab| PHP| Python| Java| C/C++/VC++| C#| ASP| 其他|
购买积分 购买会员 激活码充值

您现在的位置是:虫虫源码 > 其他 > 用Verilog实现的svpwm

用Verilog实现的svpwm

  • 资源大小:3.22 MB
  • 上传时间:2021-06-30
  • 下载次数:0次
  • 浏览次数:0次
  • 资源积分:1积分
  • 标      签: svpwm、FPGA

资 源 简 介

基于FPGA实现的SVPWM算法,运用了Verilog HDL语言。                                                                                                                                                                                                                                            

文 件 列 表

SVPWM-verilog source code
svpwm_nios
60a8fa6d294f001d1b139e2bed3681d1
VIP VIP
0.179931s