首页| JavaScript| HTML/CSS| Matlab| PHP| Python| Java| C/C++/VC++| C#| ASP| 其他|
购买积分 购买会员 激活码充值

您现在的位置是:虫虫源码 > 其他 > AMBA总线的Verilog语言模型

AMBA总线的Verilog语言模型

  • 资源大小:16.57 kB
  • 上传时间:2021-06-30
  • 下载次数:0次
  • 浏览次数:0次
  • 资源积分:1积分
  • 标      签: Verilog

资 源 简 介

AMBA总线的Verilog语言模型 包括:AHB总线仲裁器,AHB-APB总线桥接器,AHB总线上从设备ROM模型,AHB总线上从设备RAM模型,参数定义。

文 件 列 表

defines
ahb_defines.v
apb_defines.v
ahb_sram_slave
rtl
ahb_rom_slave
rtl
ahb_arbiter
rtl
ahb_apb_bridge
rtl
VIP VIP
0.241234s