首页| JavaScript| HTML/CSS| Matlab| PHP| Python| Java| C/C++/VC++| C#| ASP| 其他|
购买积分 购买会员 激活码充值

您现在的位置是:虫虫源码 > 其他 > wallace 实现浮点数的乘法verilog HDL)

wallace 实现浮点数的乘法verilog HDL)

  • 资源大小:12.51 kB
  • 上传时间:2021-06-30
  • 下载次数:0次
  • 浏览次数:0次
  • 资源积分:1积分
  • 标      签: Quarteus,modesim

资 源 简 介

利用vallace算法实现浮点数乘法运算,24*24的,可以根据该算法扩展成其他位数的运算,实在一本上看到的部分程序,大约进行了2周的调试

文 件 列 表

浮点乘法
add1.v
fmul_add.v
fmul_mul.v
fmul_norm.v
pipelinemultiple1.v
pipelinemultiplel.v
reg_add_norm.v
reg_mul_add.v
wallace_tree24.v
VIP VIP
0.184798s