首页| JavaScript| HTML/CSS| Matlab| PHP| Python| Java| C/C++/VC++| C#| ASP| 其他|
购买积分 购买会员 激活码充值

您现在的位置是:虫虫源码 > 其他 > VERILOG五POSPHY LEVEL3电路描述,可综合,已经过检验.

VERILOG五POSPHY LEVEL3电路描述,可综合,已经过检验.

  • 资源大小:61.08 kB
  • 上传时间:2021-06-30
  • 下载次数:0次
  • 浏览次数:0次
  • 资源积分:1积分
  • 标      签: VHDL others

资 源 简 介

VERILOG五POSPHY LEVEL3电路描述,可综合,已经过检验.-Five POSPHY LEVEL3 Verilog circuit description can be integrated, has been tested.

文 件 列 表

POS_PHY_RTL
pl3_fpga_top
m_bus
link_phy_slave
16ch_to_4ch_or_1ch_pl3
VIP VIP
0.197041s