首页| JavaScript| HTML/CSS| Matlab| PHP| Python| Java| C/C++/VC++| C#| ASP| 其他|
购买积分 购买会员 激活码充值

您现在的位置是:虫虫源码 > 其他 > FPGA基于verilog语言的pll数字锁相环

FPGA基于verilog语言的pll数字锁相环

资 源 简 介

应用背景pll数字锁相环在FPGA中具有很重要的作用,在提取信号同步时钟等方面都有应用。关键技术FPGA的PLL数字锁相环的实现基于verilog语言,采用鉴相器、滤波、数控振荡器、分频器的结构进行实现。

文 件 列 表

dpll3
db
dlf.v
doc.v
dpd.asm.rpt
dpd.done
dpd.fit.rpt
dpd.fit.smsg
dpd.fit.summary
dpd.flow.rpt
dpd.map.rpt
dpd.map.smsg
dpd.map.summary
dpd.pin
dpd.pof
dpd.qpf
dpd.qsf
dpd.sim.rpt
dpd.sof
dpd.tan.rpt
dpd.tan.summary
dpd.v
dpd.vwf
dpll.v
top.v
VIP VIP
0.196550s