首页| JavaScript| HTML/CSS| Matlab| PHP| Python| Java| C/C++/VC++| C#| ASP| 其他|
购买积分 购买会员 激活码充值

您现在的位置是:虫虫源码 > 其他 > verilog实现的RS译码器

verilog实现的RS译码器

  • 资源大小:13.94 kB
  • 上传时间:2021-06-30
  • 下载次数:0次
  • 浏览次数:0次
  • 资源积分:1积分
  • 标      签: Verilog verilog rs 实现 译码器

资 源 简 介

verilog实现的RS(204,188)译码器,包括各个模块详细的功能说明,已经通过仿真验证,亲测可用

文 件 列 表

RS(204,188)译码器verilog设计
code
VIP VIP
0.211226s