首页| JavaScript| HTML/CSS| Matlab| PHP| Python| Java| C/C++/VC++| C#| ASP| 其他|
购买积分 购买会员 激活码充值

您现在的位置是:虫虫源码 > 其他 > freeDev数字应用开发板中的七段数码管的IP核的verilog实现

freeDev数字应用开发板中的七段数码管的IP核的verilog实现

  • 资源大小:2.04 kB
  • 上传时间:2021-06-30
  • 下载次数:0次
  • 浏览次数:0次
  • 资源积分:1积分
  • 标      签: VHDL vhdl

资 源 简 介

freeDev数字应用开发板中的七段数码管的IP核的verilog实现-freeDev digital application development boards in the seven-segment digital tube of the IP core implementation of the verilog

文 件 列 表

user_logic_SEG7_LUT_8
class.ptf
mk_user_logic_SEG7_LUT_8.pl
SEG7_LUT.v
SEG7_LUT_8.v
VIP VIP
0.184909s