首页| JavaScript| HTML/CSS| Matlab| PHP| Python| Java| C/C++/VC++| C#| ASP| 其他|
购买积分 购买会员 激活码充值

您现在的位置是:虫虫源码 > 其他 > 同步 FIFO 设计 Verilog 代码

同步 FIFO 设计 Verilog 代码

资 源 简 介

同步 FIFO 的 Verilog 设计代码。核查 Env 可以围绕它 SV 或 UVM。数据宽度是 8 位和 FIFO 深度是 2 ^3 = 8

文 件 列 表

fifo.doc
VIP VIP
0.166026s