首页| JavaScript| HTML/CSS| Matlab| PHP| Python| Java| C/C++/VC++| C#| ASP| 其他|
购买积分 购买会员 激活码充值

您现在的位置是:虫虫源码 > 其他 > LPC总线从设备的verilog设计,包含状态机和中断功能。

LPC总线从设备的verilog设计,包含状态机和中断功能。

  • 资源大小:5.50 kB
  • 上传时间:2021-06-30
  • 下载次数:0次
  • 浏览次数:0次
  • 资源积分:1积分
  • 标      签: VHDL vhdl

资 源 简 介

LPC总线从设备的verilog设计,包含状态机和中断功能。-verilog code for LPC device

文 件 列 表

lpc
lpc_fsm.v
lpc_if.v
serirq_fsm.v
VIP VIP
0.178709s