首页| JavaScript| HTML/CSS| Matlab| PHP| Python| Java| C/C++/VC++| C#| ASP| 其他|
购买积分 购买会员 激活码充值

您现在的位置是:虫虫源码 > 其他 > 使用verilog进行设计的一些功能性代码举例,其中也包括状态机的举例。...

使用verilog进行设计的一些功能性代码举例,其中也包括状态机的举例。...

  • 资源大小:110.58 kB
  • 上传时间:2021-06-30
  • 下载次数:0次
  • 浏览次数:0次
  • 资源积分:1积分
  • 标      签: 电子书 vhdl

资 源 简 介

使用verilog进行设计的一些功能性代码举例,其中也包括状态机的举例。-Use verilog to design some of the features of the code examples, including examples of state machines.

文 件 列 表

Verilog.pdf
VIP VIP
0.192037s