首页| JavaScript| HTML/CSS| Matlab| PHP| Python| Java| C/C++/VC++| C#| ASP| 其他|
购买积分 购买会员 激活码充值

您现在的位置是:虫虫源码 > 其他 > 异步FIFO Verilog HDL,包含所有标志位,通过验证

异步FIFO Verilog HDL,包含所有标志位,通过验证

  • 资源大小:5.27KB
  • 上传时间:2021-08-03
  • 下载次数:0次
  • 浏览次数:0次
  • 资源积分:1积分
  • 标      签: 一般编程问题

资 源 简 介

异步FIFO的空、满、半满、将空、将满标志都有包含,代码通过modelsim验证
VIP VIP
0.191696s