首页| JavaScript| HTML/CSS| Matlab| PHP| Python| Java| C/C++/VC++| C#| ASP| 其他|
购买积分 购买会员 激活码充值

您现在的位置是:虫虫源码 > 其他 > UART RING FPGA BASYS 2

UART RING FPGA BASYS 2

资 源 简 介

这是一个在Verilog源代码的基本,基本是关于北京青年旅行社股份有限公司从一个系统传输到另一个3字节的系统与一个协议tranmition和接待

文 件 列 表

UARTRing 2.1
enviar.v
gtv1.v
gtv2.v
iseconfig
toplevel.xreport
mux4a1.v
receptor.v
reloj.v
toplevel.bgn
toplevel.bit
toplevel.bld
toplevel.cmd_log
toplevel.drc
toplevel.lso
toplevel.ncd
toplevel.ngc
toplevel.ngd
toplevel.ngr
toplevel.pad
toplevel.par
toplevel.pcf
toplevel.prj
toplevel.ptwx
toplevel.stx
toplevel.syr
toplevel.twr
toplevel.twx
toplevel.ucf
toplevel.unroutes
toplevel.ut
toplevel.v
toplevel.xpi
toplevel.xst
toplevel_bitgen.xwbt
toplevel_envsettings.html
toplevel_guide.ncd
toplevel_map.map
toplevel_map.mrp
toplevel_map.ncd
toplevel_map.ngm
toplevel_map.xrpt
toplevel_ngdbuild.xrpt
toplevel_pad.csv
toplevel_pad.txt
toplevel_par.xrpt
toplevel_summary.html
toplevel_summary.xml
toplevel_usage.xml
toplevel_xst.xrpt
transistor.v
UARTControl.v
UARTRing.gise
UARTRing.xise
usage_statistics_webtalk.html
webtalk.log
webtalk_pn.xml
xlnx_auto_0_xdb
cst.xbcd
xst
work
hdllib.ref
_ngo
netlist.lst
_xmsgs
bitgen.xmsgs
iseconfig
xlnx_auto_0_xdb
xst
_ngo
_xmsgs
decod.v
UARTRing 2.1
VIP VIP
0.190059s