首页| JavaScript| HTML/CSS| Matlab| PHP| Python| Java| C/C++/VC++| C#| ASP| 其他|
购买积分 购买会员 激活码充值

您现在的位置是:虫虫源码 > 其他 > 高速低功耗操作的Vedic乘法器

高速低功耗操作的Vedic乘法器

资 源 简 介

乘法器的设计是始终具有挑战性的任务 ;提出了多少曾经新颖的设计,用户需要要求更优化的。吠陀数学是世界闻名,产生更快的结果,其算法是对心算或硬件设计。功耗是锐减的可逆逻辑使用。可逆轮式 Tiryakbhayam 吠陀乘数是一个这种乘数是有效的无论是速度和力量。在本文中我们旨在提高性能的以前的设计。总可逆逻辑执行成本 (TRLIC) 用作援助评价建议的设计。这个乘数可以有效地采用设计快速傅立叶变换 (Fft) 筛选器和其他应用程序的 DSP 像成像,软件定义无线电,无线通信的。

文 件 列 表

Optimized Reversible Vedic Multipliers for High.pdf
VIP VIP
0.171749s