首页| JavaScript| HTML/CSS| Matlab| PHP| Python| Java| C/C++/VC++| C#| ASP| 其他|
购买积分 购买会员 激活码充值

您现在的位置是:虫虫源码 > 其他 > 基于DDS原理的正弦信号发生器。用VERILOG语言实现,功能强大。...

基于DDS原理的正弦信号发生器。用VERILOG语言实现,功能强大。...

  • 资源大小:545.64 kB
  • 上传时间:2021-06-30
  • 下载次数:0次
  • 浏览次数:0次
  • 资源积分:1积分
  • 标      签: 软件系统 vhdl

资 源 简 介

基于DDS原理的正弦信号发生器。用VERILOG语言实现,功能强大。-DDS based on the principle of sinusoidal signal generator. Using Verilog language and powerful.

文 件 列 表

DDS
db
altpll0.bsf
altpll0.ppf
altpll0.v
altpll0_bb.v
altpll0_wave0.jpg
altpll0_waveforms.html
ddd.v
DDDS.bdf
DDS.asm.rpt
DDS.bsf
DDS.done
DDS.fit.rpt
DDS.fit.smsg
DDS.fit.summary
DDS.flow.rpt
DDS.map.rpt
DDS.map.summary
DDS.pin
DDS.pof
DDS.qpf
DDS.qsf
DDS.qws
DDS.sof
DDS.tan.rpt
DDS.tan.summary
DDS.v
DDS.v.bak
DDS_description.txt
PLL.bsf
PLL.ppf
PLL.v
PLL_bb.v
PLL_wave0.jpg
PLL_waveforms.html
rom0.bsf
VIP VIP
0.191012s