首页| JavaScript| HTML/CSS| Matlab| PHP| Python| Java| C/C++/VC++| C#| ASP| 其他|
购买积分 购买会员 激活码充值

您现在的位置是:虫虫源码 > 其他 > 多周期CPU设计 Verilog源码

多周期CPU设计 Verilog源码

  • 资源大小:10.86 MB
  • 上传时间:2021-06-30
  • 下载次数:0次
  • 浏览次数:0次
  • 资源积分:1积分
  • 标      签: Verilog verilog 源码 cpu 设计 周期

资 源 简 介

本文件是用Verilog编写的多周期CPU的源码,文件里面含有CPU的连线图,用modesim编写,并且在Quartus II 下仿真通过,本代码将对初学者有很大的参考价值,欢迎大家下载!

文 件 列 表

mccpu
incremental_db
db
alu.v
cla32.v
cpu.v
cpu.v.bak
dff32.v
dffe32.v
dffe32.v.bak
mccpu.asm.rpt
mccpu.done
mccpu.dpf
mccpu.fit.rpt
mccpu.fit.summary
mccpu.flow.rpt
mccpu.map.rpt
mccpu.map.smsg
mccpu.map.summary
mccpu.pin
mccpu.qpf
mccpu.qsf
mccpu.qws
mccpu.sim.rpt
mccpu.sof
mccpu.sta.rpt
mccpu.sta.summary
mccpu.v
mccpu.v.bak
mccpu.vwf
mccu.v
mccu.v.bak
mcdatamem.mif
mcdatamem.v
mcinstmem.v
mcinstmem.v.bak
mux2x32.v
mux2x32.v.bak
mux2x5.v
mux4x32.v
mux4x32.v.bak
regfile.v
scdatamem.v.bak
mccpu.jpg
VIP VIP
0.185288s