首页| JavaScript| HTML/CSS| Matlab| PHP| Python| Java| C/C++/VC++| C#| ASP| 其他|
购买积分 购买会员 激活码充值

您现在的位置是:虫虫源码 > 其他 > FPGA 64位除法器 verilog

FPGA 64位除法器 verilog

  • 资源大小:1.09 kB
  • 上传时间:2021-06-30
  • 下载次数:0次
  • 浏览次数:0次
  • 资源积分:1积分
  • 标      签: Verilog

资 源 简 介

用verilog语言实现的除法器,实现方式为移位减

文 件 列 表

divide.v
VIP VIP
0.171490s