首页| JavaScript| HTML/CSS| Matlab| PHP| Python| Java| C/C++/VC++| C#| ASP| 其他|
购买积分 购买会员 激活码充值

您现在的位置是:虫虫源码 > 其他 > 数字频率计 FPGA 用verilog语言编写

数字频率计 FPGA 用verilog语言编写

  • 资源大小:287.69 kB
  • 上传时间:2021-06-30
  • 下载次数:0次
  • 浏览次数:0次
  • 资源积分:1积分
  • 标      签: VHDL vhdl

资 源 简 介

数字频率计 FPGA 用verilog语言编写-Digital Cymometer verilog language used FPGA

文 件 列 表

fcout
db
cmp_state.ini
counter_24b.bsf
counter_24b.v
display.bdf
display.bsf
display.v
div3.bsf
div3.v
dividers.bdf
dividers.bsf
fcout.asm.rpt
fcout.bdf
fcout.cdf
fcout.done
fcout.fit.eqn
fcout.fit.rpt
fcout.fit.summary
fcout.flow.rpt
fcout.map.eqn
fcout.map.rpt
fcout.map.summary
fcout.pin
fcout.pof
fcout.ppl
fcout.qpf
fcout.qsf
fcout.qws
fcout.sim.rpt
fcout.sof
fcout.tan.rpt
fcout.tan.summary
fcout.vwf
Half_freq.bsf
Half_freq.v
mode.bsf
mode.v
ten_divider.bsf
ten_divider.v
VIP VIP
0.208203s