首页| JavaScript| HTML/CSS| Matlab| PHP| Python| Java| C/C++/VC++| C#| ASP| 其他|
购买积分 购买会员 激活码充值

您现在的位置是:虫虫源码 > 其他 > Verilog入门

Verilog入门

  • 资源大小:85.29 kB
  • 上传时间:2021-06-30
  • 下载次数:0次
  • 浏览次数:0次
  • 资源积分:1积分
  • 标      签: VHDL word 入门 verilog

资 源 简 介

verilog的入门级别的例子(转载)-Verilog entry-level examples (reproduced)

文 件 列 表

Verilog HDL Examples
ver_base_fir.html
ver_base_iir.html
ver_behav_counter.html
ver_bidirec.html
ver_butterworth.html
ver_check_lpm.html
ver_dct.html
ver_deci_poly_fir.html
ver_dffeveri.html
ver_hier.html
ver_inter_poly_fir.html
ver_magnitude.html
ver_prim.html
ver_qdr_ref_design.html
ver_ram.html
ver_statem.html
ver_tdm_fir.html
ver_tristate.html
ver_twod_fir.html
ver_zbt_ref_design.html
Verilog HDL Examples.htm
VIP VIP
0.178834s