首页| JavaScript| HTML/CSS| Matlab| PHP| Python| Java| C/C++/VC++| C#| ASP| 其他|
购买积分 购买会员 激活码充值

您现在的位置是:虫虫源码 > 其他 > 一个通用的开源RISC CPU架构

一个通用的开源RISC CPU架构

  • 资源大小:125.34 kB
  • 上传时间:2021-06-30
  • 下载次数:0次
  • 浏览次数:0次
  • 资源积分:1积分
  • 标      签: 开源 一个 通用 架构 RISCCPU

资 源 简 介

A general purpose open source RISC CPU architecture. RTL written in the Verilog hardware description language. Easy migration path from FPGA to ASIC.

文 件 列 表

embedded_risc
Verilog
Test_Bench_Verilog
Machine_Language
CVS
SOC_Design.pdf
VIP VIP
0.175169s