首页| JavaScript| HTML/CSS| Matlab| PHP| Python| Java| C/C++/VC++| C#| ASP| 其他|
购买积分 购买会员 激活码充值

您现在的位置是:虫虫源码 > 其他 > 下用Verilog HDL取样器的设计(VLSI)

下用Verilog HDL取样器的设计(VLSI)

资 源 简 介

一个向下采样的采样因子米,其中米是一个正整数[ 3 ],发展

文 件 列 表

downsampler
Divideby_N.v
Downsampler.v
Downsampler_tb.v
test
VIP VIP
0.164208s