首页| JavaScript| HTML/CSS| Matlab| PHP| Python| Java| C/C++/VC++| C#| ASP| 其他|
购买积分 购买会员 激活码充值

您现在的位置是:虫虫源码 > 其他 > VHDL源代码和仿真的全加器

VHDL源代码和仿真的全加器

  • 资源大小:24.04 kB
  • 上传时间:2021-06-30
  • 下载次数:0次
  • 浏览次数:0次
  • 资源积分:1积分
  • 标      签: 嵌入式系统 vhdl

资 源 简 介

资源描述在这个项目中,你会得到一些校长对于VHDL逻辑信息添加三位。 ;你知道当我们添加三位输入,我们将给予两位的输出。一、乙和丙是输入和D、c_out输出。有关全加器的更多信息,您可以读取数字逻辑与计算机设计莫里斯马诺。

文 件 列 表

P3_Full_Adder
_xmsgs
xst
iseconfig
P3_Full_Adder.gise
P3_Full_Adder.xise
top.cmd_log
top.lso
top.ngc
top.ngr
top.prj
top.stx
top.syr
top.vhd
top.xst
top_envsettings.html
top_summary.html
top_vhdl.prj
top_xst.xrpt
webtalk_pn.xml
VIP VIP
0.187883s