首页| JavaScript| HTML/CSS| Matlab| PHP| Python| Java| C/C++/VC++| C#| ASP| 其他|
购买积分 购买会员 激活码充值

您现在的位置是:虫虫源码 > 其他 > 简单选择器的verilog实现 有testbench

简单选择器的verilog实现 有testbench

资 源 简 介

资源描述 简单选择器的verilog实现 有testbench,帮助学习verilog编码方式。 Verilog HDL是一种硬件描述语言(HDL:Hardware Description Language),以文本形式来描述数字系统硬件的结构和行为的语言,用它可以表示逻辑电路图、逻辑表达式  

文 件 列 表

mux
incremental_db
db
mux.asm.rpt
mux.done
mux.fit.rpt
mux.fit.summary
mux.flow.rpt
mux.map.rpt
mux.map.summary
mux.pin
mux.qpf
mux.qsf
mux.qws
mux.sof
mux.sta.rpt
mux.sta.summary
mux.v
mux.v.bak
testbench.v
testbench.v.bak
VIP VIP
0.176605s