首页| JavaScript| HTML/CSS| Matlab| PHP| Python| Java| C/C++/VC++| C#| ASP| 其他|
购买积分 购买会员 激活码充值

您现在的位置是:虫虫源码 > 其他 > verilog写的数字频率计的显示模块,可以

verilog写的数字频率计的显示模块,可以

  • 资源大小:109.49 kB
  • 上传时间:2021-06-30
  • 下载次数:0次
  • 浏览次数:0次
  • 资源积分:1积分
  • 标      签: VHDL vhdl

资 源 简 介

verilog写的数字频率计的显示模块,可以-written in Verilog Digital Cymometer display module can be

文 件 列 表

dispdecoder
db
dispdecoder.qpf
dispdecoder.qsf
dispdecoder.map.eqn
dispdecoder.map.rpt
dispdecoder.flow.rpt
dispdecoder.map.summary
dispdecoder.fit.eqn
dispdecoder.pin
dispdecoder.fit.rpt
dispdecoder.fit.summary
dispdecoder.pof
dispdecoder.asm.rpt
dispdecoder.tan.summary
dispdecoder.tan.rpt
dispdecoder.done
dispdecoder.vwf
dispdecoder.sim.rpt
dispdecoder.qws
cmp_state.ini
dispdecoder.v
dispdecoder.bsf
VIP VIP
0.172893s