首页| JavaScript| HTML/CSS| Matlab| PHP| Python| Java| C/C++/VC++| C#| ASP| 其他|
购买积分 购买会员 激活码充值

您现在的位置是:虫虫源码 > 其他 > 在FPGA上实现的定码长3/4码率LDPC码编译码器

在FPGA上实现的定码长3/4码率LDPC码编译码器

  • 资源大小:21.02 MB
  • 上传时间:2021-06-30
  • 下载次数:0次
  • 浏览次数:0次
  • 资源积分:1积分
  • 标      签: Verilog fpga ldpc 译码器 上实

资 源 简 介

本编译码器,为码长在信息位为288码长,码率为3/4的短码LDPC编译码器,目前为最出版串行编译码,资源占比小,模块化,可扩展为半并行,缩短延时,LDPC矩阵可根据需要定制变更,测试平台文件在文件夹中的simulation中。

文 件 列 表

ldpc_encoder_decoder
encode_ldpc_test
decode_ldpc_test
VIP VIP
0.182048s