首页| JavaScript| HTML/CSS| Matlab| PHP| Python| Java| C/C++/VC++| C#| ASP| 其他|
购买积分 购买会员 激活码充值

您现在的位置是:虫虫源码 > 其他 > verilog 实现的CPU,用Modelsim SE 6.2b 创建的工程,包含测试文件。...

verilog 实现的CPU,用Modelsim SE 6.2b 创建的工程,包含测试文件。...

资 源 简 介

verilog 实现的CPU,用Modelsim SE 6.2b 创建的工程,包含测试文件。- CPU of verilog implementation

文 件 列 表

CPU
work
accum.v
addr_decode.v
adr.v
alu.v
clk_gen.v
clk_gen.v.bak
counter.v
CPU.cr.mti
CPU.mpf
cpu.v
cpu.v.bak
cputop.v
cputop.v.bak
datactl.v
datactl.v.bak
machine.v
machinectl.v
ram.v
register.v
register.v.bak
rom.v
rom.v.bak
test1.dat
test1.pro
test2.dat
test2.pro
test3.dat
test3.pro
vsim.wlf
VIP VIP
  • x 2小时前 成为了本站会员

  • 南屏晚钟 4小时前 成为了本站会员

  • 沧海明月 5小时前 成为了本站会员

  • byhejun 5小时前 成为了本站会员

  • Hygr 8小时前 成为了本站会员

  • *levo 8小时前 成为了本站会员

  • 期待与你相见 1天前 成为了本站会员

  • 浩之一荡 1天前 成为了本站会员

  • 后来- 2天前 成为了本站会员

  • 2天前 成为了本站会员

0.202040s