文 件 列 表
TW Verilog教程
chapter01 导论.mht
chapter02阶层模组.mht
chapter03 verilog基本概念.mht
chapter04 模组与port.mht
chapter05 Gate-level Modeling.mht
chapter06 资料处理层次.mht
chapter07 Behavoral Modeling.mht
chapter08 任务与函数.mht
chapter09 有用的程式技巧.mht
Chapter10 时序与延迟.mht
Chapter11 交换层次的模型 .mht
Chapter12 自定逻辑闸 .mht
Chapter13 程式介面.mht
Chapter14_ Idea to Synthesis.mht
Chapter15 From C to Verilog.mht
Chapter16 Synthesizable Design.mht
Chapter17 Synthesis Skill.mht
Chapter18 FSM.mht