资 源 简 介
DDR（双速率）SDRAM控制器参考设计verilog代码，可以直接用的，很好的-DDR (double rate) SDRAM controller reference design Verilog code, can be directly used, very good
文 件 列 表
synthesis
synplicity
source
altclklock.v
ddr_Command.v
ddr_control_interface.v
ddr_data_path.v
ddr_sdram.v
Params.v
pll1.v
simulation
work
ddr_compile_all.v
ddr_sdram_tb.v
modelsim.ini
readme.txt
route
ddr_sdram.csf
ddr_sdram.esf
ddr_sdram.psf
ddr_sdram.quartus
ddr_sdram.vqm
pll1.v
model
mt46v4m16.v
doc
ddr_sdram.pdf
readme.txt
