首页| JavaScript| HTML/CSS| Matlab| PHP| Python| Java| C/C++/VC++| C#| ASP| 其他|
购买积分 购买会员 激活码充值

您现在的位置是:虫虫源码 > 其他 > FPGA VERILOG 用DCFIFO实现 跨时钟域的数据传输,已验证,直接可用...

FPGA VERILOG 用DCFIFO实现 跨时钟域的数据传输,已验证,直接可用...

资 源 简 介

FPGA VERILOG 用DCFIFO实现 跨时钟域的数据传输,已验证,直接可用-FPGA VERILOG using DCFIFO realize cross-clock domain data transfer, has been verified, directly available

文 件 列 表

asynch_fifo
asynch_fifo
VIP VIP
0.160076s