首页| JavaScript| HTML/CSS| Matlab| PHP| Python| Java| C/C++/VC++| C#| ASP| 其他|
购买积分 购买会员 激活码充值

您现在的位置是:虫虫源码 > 其他 > "Verilog HDL Design Guide" 4

"Verilog HDL Design Guide" 4

  • 资源大小:4.09 kB
  • 上传时间:2021-06-30
  • 下载次数:0次
  • 浏览次数:0次
  • 资源积分:1积分
  • 标      签: VHDL others

资 源 简 介

《Verilog HDL 程序设计教程》4-"Verilog HDL Design Guide" 4

文 件 列 表

chap7
add4_1.v
add4_2.v
add4_3.v
count4.v
full_add1.v
full_add2.v
full_add3.v
full_add4.v
full_add5.v
half_add1.v
half_add2.v
half_add3.v
half_add4.v
mux2_1a.v
mux2_1b.v
mux2_1c.v
mux4_1a.v
mux4_1b.v
mux4_1c.v
mux4_1d.v
VIP VIP
0.175787s